

本 AN1131 应用说明主要介绍如何利用 Silanna 的初级侧控制器 SZ1131 来设计高功率密度有源箝位反激转换器。

简介

SZ1131 是一款有源箝位反激 (ACF) PWM 控制器，它集成了自适应数字 PWM 控制器和以下超高压 (UHV) 元件：有源箝位 FET、有源箝位驱动器和启动稳压器。




图 1: 采用 SZ1131 的有源箝位反激变换器典型应用电路

该器件能够使简单反激控制器的设计更加容易，并具有 ACF 设计的所有优点，包括反激式变压器漏泄能量的回收利用以及初级 FET 漏极电压的箝位。SZ1131 采用 Silanna 的 OptiMode™ 数字控制架构，可逐周期调整器件的工作模式，以保持高效率、低 EMI 和快速动态负载调节。

与传统的 ACF 设计不同，SZ1131 电路的正常运行不需要箝位电容和漏电感值的严格公差。此外，一个 3.3nF 的小型箝位电容器就足以实现 ACF 工作的优势。SZ1131 非常适合于要求高效率和高功率密度的 AC/DC 电源适配器设计。

设计步骤

本节提供设计反激式转换器的详细步骤。

输入功率计算

在有过流保护的情况下，最大输出功率为：

$$P_{out}^{max} = P_{out} \cdot OCL \quad (\text{公式 1})$$

在滤波电容处测得的最大输入功率为：

$$P_{in}^{max} = \frac{P_{out}^{max}}{\eta^{bulk}} \quad (\text{公式 2})$$

其中 η^{bulk} 是转换器从滤波电容到输出电容的最低效率，通常为 94%。

设计实例：一个典型 65W USB-PD 适配器的 P_{max_out}

通过公式 1 得到最大输出功率：

$$P_{out}^{max} = 65 \cdot 1.1 = 71.5W$$

通过公式 2 得到最大输入功率：

$$P_{in}^{max} = \frac{71.5W}{0.94} = 76W$$

输入滤波电容

输入滤波电容器的选择在很大程度上取决于最终产品使用地区的供电线路，表 1 所示为不同地区的典型输入电压。

国家 / 地区	输入电压 (VAC)	标称供电频率 (Hz)
美国和加拿大	90 – 132, 120 (Nom)	60
欧盟和英国	185 – 265, 230 (Nom)	50
日本	85 – 132, 100 (Nom)	50/ 60
中国	185 – 265, 220 (Nom)	50
韩国	185 – 265, 220 (Nom)	60
中国台湾	90 – 265, 110 (Nom)	60

表 1: 不同地区的输入交流电压。

对于较低和通用交流电压应用，建议滤波电容值为每瓦输入功率~1.5uF，而对于高输入电压应用，每瓦输入功率~1uF 就足够。这些建议的目的是为了最大限度地提高效率，并在 IEC-61000-4-11 型电压暂降事件期间为连续操作提供足够的存储能量。对于低压 AC 线路操作要求较为宽松的应用（体现在最大输出功率、效率或电压暂降穿越方面），可以把滤波电容值降至最低。

对于通用和低压应用，建议的滤波电容值为：

$$C_{bulk} = 1.5 \cdot P_{in}^{max} \mu F$$

如果不能满足上述建议要求，则电容值的选择必须达到一定要求，滤波电容器电压最小值 v_{bulk_min} 须高于 SZ1131 损坏阈值（建议 75V），这可以使用以下公式进行计算。

$$C_{bulk} > \frac{P_{in}^{max} \cdot (1 - D_{ch})}{f_{ac}} \cdot \frac{1}{2v_{ac_min}^2 - v_{bulk_min}^2}$$

其中 v_{bulk_min} 是最低输入线电压， P_{in}^{max} 是最大输入功率， D_{ch} 是滤波电容器充电占空比，其定义如图 2: 输入滤波电容电压波形所示。 C_{bulk} 为滤波电容值， f_{ac} 为最小交流线路频率。

充电占空比 D_{ch} 的计算公式为

$$D_{ch} = \frac{\frac{1}{4f_{ac}} - \frac{\sin^{-1}\left(\frac{v_{bulk_min}}{\sqrt{2} v_{ac_min}}\right)}{2\pi f_{ac}}}{\frac{1}{2f_{ac}}}$$




图 1:输入散装电容器电压波形

设计示例 - 典型 65 瓦 USB-PD 适配器的 C_{bulk} 计算

假定转换器规格如表 1 所示，则 D_{ch} 和 C_{Bulk} 可通过上述公式计算得出：

$$D_{ch} = \frac{\frac{1}{4f_{ac}} - \frac{\sin^{-1}\left(\frac{v_{bulk_min}}{\sqrt{2} v_{ac_min}}\right)}{2\pi f_{ac}}}{\frac{1}{2f_{ac}}} = \frac{\frac{1}{4 \cdot 47} - \frac{\sin^{-1}\left(\frac{75}{\sqrt{2} \cdot 90}\right)}{2\pi \cdot 47}}{\frac{1}{2 \cdot 47}} = 0.299$$

$$C_{bulk} > \frac{P_{in}^{max} \cdot (1 - D_{ch})}{f_{ac}} \cdot \frac{1}{2v_{ac_min}^2 - v_{bulk_min}^2}$$

$$C_{bulk} > \frac{76 \cdot 0.7}{47} \cdot \frac{1}{2 \cdot 90^2 - 75^2} = 107\mu F \text{ (nominal)} \approx 129\mu F \text{ (20\% tolerance)}$$

对于输出功率要求大于 75W 的应用，法规要求进行功率因数校正，这就需要使用前端转换器来实现有源功率因数校正。升压拓扑是最常用的功率因数校正转换器之一。升压拓扑的输入来自整流交流电源，并为有源钳位反激式转换器提供升压输入。在这些情况下，升压输出将被调节到一定的电压，并带有相应的输出电压纹波，这将成为计算输入滤波电容的基础。

变压器匝数比和磁化电感

当初级 FET 关断且次级侧开关导通时，次级侧绕组电压会反射到初级绕组上。在此期间，初级 FET 漏极和 SZ1131 的 SW 引脚 V_{SW} 所承受的电压约等于次级绕组反射电压 (V_{VOR}) 加上最大的滤波电容电压 (V_{bulk})。为确保 SZ1131 可靠运行，建议选择最大反射次级绕组电压，特别是初级与次级变压器的匝数比，从而使初级 FET 的漏极和 SW 引脚的峰值电压保持在 SZ1131 SW 在节点最大额定电压的 90% 以下。

(最大额定输入电压为 620V)

初级磁化电感 (L_M) 可以用以下方法确定

$$L_M < \frac{(D_{max} \cdot V_{bulk_min})^2}{2 \cdot P_{IN_MAX} \cdot PCL_{\Delta} \cdot f_{sw_min}}$$

其中， f_{sw_min} 是转换器的最小开关频率， PCL_{Δ} 是峰值电流限制，从最小到最大的变化 (1.14)， D_{max} 是初级侧 MOSFET 的占空比最大值。

设计示例 - 典型 65W USB-PD 适配器的匝数比和磁化电感

FET/SW 引脚漏极的最大允许电压为

$$V_{SW} = V_{SW}^{max} * \text{降额系数} = 620V * 0.9 = 558V$$

最大允许反射电压 V_{VOR}^{max} 由 SW 引脚电压的最大值、箝位电容器交流电压纹波（通常为 40V，如需更精确的估计值，请参阅设计工具）和最大 bulk 电压 ($V_{AC}^{max} \cdot \sqrt{2}$) 确定

$$V_{VOR}^{max} = V_{SW} - v_{ac_clamp} - v_{bulk}^{max} = 558V - 40V - (265V_{RMS} - 1.414) = 143V$$

初级与次级匝数比可通过反射电压的最大值和最大输出电压计算得出。

$$n = V_{VOR}^{max} / V_{out}^{max}$$

$$n = 143V / 20V = 7.2$$

在最大占空比时，可以假设反激式转换器将工作在临界导通模式（BCM），转换器的最大占空比 D_{max} 由以下公式给出

$$d_{max} \approx v_{VOR} / (v_{bulk}^{min} + v)_{VOR}$$

$$d_{max} \approx 143V / (75V + 143V) = 0.657$$

最小开关频率选择在 40-60kHz 范围内（较低频率用于优化 high-line 输入时的效率，较高频率用于优化 low-line 输入的效率）。设计工具可为设计提供更准确的起点。

$$f_{sw_min} = 55kHz$$

将数值代入等式：

$$L_M < \frac{(0.657 \cdot 75)^2}{2 \cdot 76 \cdot 1.14 \cdot 55k} = 255\mu H$$

初级绕组

最小初级匝数 (N_{P_min}) 可用公式计算:

$$N_{P_min} = n \times N_{S_min}$$

其中, n 是变压器的匝数比, N_{S_min} 的计算公式为

$$N_{S_min} = \frac{L_M \cdot I_{max}}{n \cdot B_{max} \cdot A_e} \cdot 10^6$$

其中, I_{max} 是变压器初级电流的最大值, A_e 是最小等效磁芯横截面积 (毫米)², B_{max} 是 120 摄氏度时的饱和磁通密度 (特斯拉)。

$$I_{max} \approx \frac{2}{n} \cdot \frac{P_{in}^{max}}{V_{out}^{max}} \cdot \left(1.0 + \frac{D_{max}}{1 - D_{max}}\right)$$

设计示例 - 典型 65W USB-PD 适配器的初级匝数 (使用 ML29D RM8 磁芯)

初级/次级线圈匝数计算

$$I_{max} \approx \frac{2}{n} \cdot \frac{P_{in}^{max}}{V_{out}^{max}} \cdot \left(1.0 + \frac{D_{max}}{1 - D_{max}}\right) = \frac{2}{7} \cdot \frac{76}{20} \cdot \left(1.0 + \frac{0.657}{0.343}\right) = 3.08A$$

$$N_{S_min} = \frac{L_m \cdot I_{max}}{n \cdot B_{max} \cdot A_e} \times 10^6$$

$$N_{S_min} = \frac{250H \cdot 3.08A}{7.2 \cdot 0.395T \cdot 55 \text{ mm}^2} \times 10^6$$

L_m 选为 250uH, 以便 N_{S_min} 为 5 匝。

$$N_{S_min} = 5 T$$

$$N_P = n \cdot N_S$$

初级线圈线径

目的是确定适当的线圈直径和匝数, 从而将铜损耗 (直流和交流电阻) 降到最低。第一步是确定初级线圈的线径。初级线圈的线径是根据趋肤深度计算出来的, 目的是将交流损耗降至最低。

初级的磁化电流为三角形波形, 主要谐波为第一次和第三次谐波。

第三次谐波的趋肤深度计算公式为 $\delta = \sqrt{\frac{\rho}{\pi \cdot \mu_0 \cdot \mu_r \cdot f}}$

ρ 是导线材料（铜）的电阻率

μ_0 = 自由空间的磁导率

μ_r 是导线材料的相对磁导率

f 是频率。

设计示例 - 典型 65W USB-PD 适配器的初级线圈线径（使用 ML29D RM8 磁芯）

初级线圈计算

$$\delta = \sqrt{\frac{2.3 \cdot 10^{-8}}{\pi \cdot 4\pi \cdot 10^{-7} \cdot 300k}} = 0.139\text{mm}$$

假设填充系数为 90%，则最大的初级绕组半径的计算公式如下：

$$\text{填充系数} = \frac{(2 \cdot \text{primary winding radius}) \cdot \frac{N_p}{\text{number of primary layers}}}{\text{Winding_area_length}}$$

$$0.90 = \frac{(2 \cdot \text{primary winding radius}) \cdot \frac{36}{2}}{8.8}$$

则初级绕组半径 = 0.22 毫米

由于计算得出的趋肤深度 δ 为 0.139 毫米，因此初级绕组半径必须小于 0.139 毫米。因此，需要两股并联。因此，主绕组股半径为

主绕组半径 = $0.22 / 2 = 0.11$ 毫米

最接近的是 AWG31（0.113 毫米）。

确定线径后，最好先计算电流容量（每安培电流的圆密耳面积或 CMA）。

每安培电流的圆密耳面积, $\text{CMA} = \frac{\text{CM of the winding} \cdot \text{No of parallel winding}}{I_{\text{rms}}}$

在额定工作条件下, $V_{ac} = 90\text{Vrms}$, $V_{out} = 20\text{V}$, $I_{out} = 3.25\text{A}$, $C_{bulk} = 129\mu\text{F}$, $L_m = 250\mu\text{H}$, $N_p = 36\text{T}$, $N_s = 5\text{T}$ 。计算得出的初级 I_{rms} 值为 $\sim 1.13\text{A}$ 。

每安培电流的圆密耳面积, $\text{CMA} = \frac{79.7 \cdot 2}{1.13} = 141$ 。

计算得出的 CMA 值相对低于额定值（200~500）。建议使用实际样机验证变压器温度。

次级绕组

建议次级绕组使用三层绝缘线，以加强初级绕组和次级绕组之间的隔离，而无需额外的绝缘胶带。与初级绕组一样，次级绕组的电流波形也是三角形。因此，考虑到主要谐波是第一次和三次，计算得出的趋肤深度为 0.139 毫米。

$$\text{次级绕组线径} = \left(\frac{\text{Winding area length} * FF}{N_s} \right)$$

设计示例 - 典型 65W USB-PD 适配器的次级线径（使用 ML29D RM8 磁芯）

$$\text{次级绕组线径} = \left(\frac{\text{Winding area length} * \text{Fill Factor}}{N_s} \right)$$

使用 9.93 毫米长度的 RM8 线，我们可以计算出次级线圈的直径为：

$$\text{Secondary winding wire diameter} = \frac{9.93 * 0.9}{5} = 1.78 \text{ 毫米 (0.07 英寸)}$$

由于我们的设计中计算出的趋肤深度 δ 为 0.139 毫米，因此限制条件是钢绞线外径必须是 AWG31 或更高的 AWG。根据下表，可以选择 TXXL360/44TXXX-3 (MWXX)，因为它的标称外径与理论计算值接近，并且符合限制条件。

PART NUMBER	EQUIV. AWG	CORE O.D. (in)	CIR. MILS	NO. STRANDS	AWG OF STRANDS	NOMINAL O.D. (in)
TXXL180/38TXXX-2(MWXX)	13.5	0.0694	2880	180	38	0.0814
TXXL180/38TXXX-3(MWXX)	13.5	0.0694	2880	180	38	0.0874
TXXL15/30TXXX-1.5(MWXX)	16.5	0.0485	1500	15	30	0.0575
TXXL15/30TXXX-2(MWXX)	16.5	0.0485	1500	15	30	0.0605
TXXL15/30TXXX-3(MWXX)	16.5	0.0485	1500	15	30	0.0665
TXXL360/44TXXX-2(MWXX)	15	0.0557	1440	360	44	0.0677
TXXL360/44TXXX-3(MWXX)	15	0.0557	1440	360	44	0.0737
TXXL19/36TXXX-2(MWXX)	21.5	0.0281	475	19	36	0.0401
TXXL19/36TXXX-3(MWXX)	21.5	0.0281	475	19	36	0.0461
TXXL35/38TXXX-2(MWXX)	21	0.0306	560	35	38	0.0426
TXXL35/38TXXX-3(MWXX)	21	0.0306	560	35	38	0.0486
TXXL07/30TXXX-1.5(MWXX)	20	0.0331	700	7	30	0.0421
TXXL07/30TXXX-2(MWXX)	20	0.0331	700	7	30	0.0451
TXXL230/44TXXX-2(MWXX)	17	0.0445	920	230	44	0.0565
TXXL230/44TXXX-3(MWXX)	17	0.0445	920	230	44	0.0625
TXXL40/40TXXX-1.5(MWXX)	22	0.0254	385	40	40	0.0344
TXXL40/40TXXX-2(MWXX)	22	0.0254	385	40	40	0.0374
TXXL07/32TXXX-1.5(MWXX)	21.5	0.0267	448	7	32	0.0357
TXXL07/32TXXX-2(MWXX)	21.5	0.0267	448	7	32	0.0387
TXXL19/40TXXX-1.5(MWXX)	25.5	0.0175	183	19	40	0.0265
TXXL19/40TXXX-2(MWXX)	25.5	0.0175	183	19	40	0.0295
TXXL05/32TXXX-1.5(MWXX)	23	0.0226	320	5	32	0.0316
TXXL05/32TXXX-2(MWXX)	23	0.0226	320	5	32	0.0346
TXXL16/44TXXX-1.5(MWXX)	30	0.0101	64	16	44	0.0191

表格 1:绕组型号及相应的 AWG 和外径值

二次绕组线径

次级绕组的相应 CMA 值可计算为

$$\text{每安培圆密耳数, CMA} = \frac{\text{CM of the winding} \cdot \text{No of parallel winding}}{I_{rms}}$$

设计示例 - 典型 65W USB-PD 适配器的次级线径 (使用 ML29D RM8 磁芯)

根据表 4, TXXL360/44TXXX-2 (MWXX) 导线的等效 CMA 值为 1440。在相同的额定工作条件下 (与初级绕组 CMA 相同), 计算得出次级 I_{rms} 电流为 ~5.83A。

$$\text{每安培圆密耳数, CMA} = \frac{1440 \cdot 1}{5.83} = 247$$

核心差距

根据已确定的原边匝数, 铁芯的间隙长度为

$$l_g \approx \mu_0 \frac{N_{pri} \cdot I_{max}}{B_{max}} \cdot \text{毫米。}$$

设计示例 - 典型 65W USB-PD 适配器的核心间隙

由于只有极少量的能量储存在磁芯中, 因此可以忽略这一因素以简化计算。

$$l_g = 4\pi \cdot 10^{-7} \cdot \frac{36T \cdot 3.08A}{0.395T} = 0.35mm$$

偏置绕组

在大多数单输出电压电源中, VCC 的电源可直接来自变压器初级侧的单个辅助绕组。




图 2:用于标准单输出应用的直接偏置辅助设备

该绕组与次级绕组直接耦合，匝数可通过以下公式计算：

$$N_{aux} = \frac{(V_{CC_{nominal}} + V_d) \times N_{sec}}{V_{out_min}}$$

其中， $V_{CC_{typ}}$ 是标称 Vcc 电压（8.1 V）； N_{sec} 是次级匝数； V_d 是辅助二极管正向电压； V_{out_min} 是空载时的最小输出电压。

对于输出电压变化较大的应用（如电池充电器）或单端口多输出电压的应用（如 USB-PD 应用），需要使用两级偏置绕组。

两电平偏置绕组的设计如图 8 所示，首先要确定空载时需要多少偏置匝数才能获得足够的偏置电容和 VCC 电压。




图 3:用于高性能 USB PD 应用的双绕组辅助稳压器电路

在空载运行期间，转换器以突发模式运行。在突发模式下，VCC 引脚电压必须保持在 POR_{FALL_VCC} 以上，以确保内部超高压启动稳压器保持关闭状态。

最小辅助绕组电压必须大于 POR_{FALL_VCC} 加上稳压器压降 (V_{LDO})、二极管电压 (V_F) 和辅助电容器电压纹波 $V_{auxiliary_ripple}$ 。

$$V_{aux} = POR_{FALL_VCC} + V_{LDO} + V_F + V_{auxiliary_ripple}$$

辅助绕组的最小匝数（顶部绕组和底部绕组的总和）为

$$N_{aux} > \left(\frac{N_{sec}}{V_{out_min}} \right) \cdot V_{aux}$$

其中， N_{sec} 是次级绕组匝数， V_{out_min} 是空载状态下的输出电压。

选择底部辅助绕组的最大匝数时，即使在输出过压的情况下，最大反射电压也应小于 15V。

$$N_{aux}^{bottom} < \left(\frac{N_{sec}}{1.2 \cdot V_{out_max}} \right) \cdot 15V$$

设计示例 - 典型 65W USB-PD 适配器的偏置绕组匝数和电容

全辅助匝数计算

$$V_{aux} = 6.9V + 1.3V + 0.7V + 2V = 10.9V$$

$$N_{aux} \geq \left(\frac{N_{sec}}{V_{out_min}} \right) \cdot V_{aux} \geq \frac{5T}{5V} \cdot 10.9V = 10.9T$$

使用 11T 表示 N_{aux} 。

$$N_{aux}^{bottom} < \left(\frac{N_{sec}}{1.2 \cdot V_{out_max}} \right) \cdot 15V = \frac{5T}{1.2 \cdot 20V} \cdot 15V = 3.1$$

N_{aux}^{bottom} 取 3T 和 N_{aux}^{top} 取 8T。

VCC 和偏置绕组电容

在选择 VCC 偏置电容值时，应满足存储的能量能将 VCC 电压维持在高于 POR_{FALL_VCC} 值，直到辅助电压能够接管。设计工具中包含该值的精确计算方法；不过，基于本应用说明及其预期而言，推荐值在 12-15uF 范围内（13V 直流偏置电压和最低工作温度下时的有效值）。

对于空载功率要求严格（<30mW）的应用， $v_{auxiliary}$ 电容值的选择应使存储的能量能够支持过渡到同步运行模式。下式可用于估算所需数值

$$C_{aux}^{top} > \frac{i_{aux}^{light-load}}{i_{sec}^{light-load}} \cdot \frac{N_{sec}}{3 \cdot N_{aux}} \cdot C_{out}$$

其中 $i_{aux}^{light-load}$ 是轻载运行模式（无切换）时辅助绕组的电流， $i_{sec}^{light-load}$ 是在轻载运行模式下（无开关）从次级侧吸入的电流。


设计示例 - 典型 65W USB-PD 适配器的 V_{cc} 和偏置绕组电容

VCC 电容值选为 15uF 并选用聚合物电解类型，以支持 -40 摄氏度启动。

辅助电容器 (C_{aux}^{top}) 的计算公式为

$$C_{aux}^{top} > \frac{i_{aux}^{light-load}}{i_{sec}^{light-load}} \cdot \frac{N_{sec}}{N_{aux}} \cdot C_{out}$$

$$C_{aux}^{top} > \frac{5mA}{11mA} \cdot \frac{5T}{3 \cdot 11T} \cdot 1360\mu F = 94\mu F \rightarrow 100\mu F$$

R_{SNS} 和 RC 滤波器选择图 4:R_{SNS} 和 RC 滤波电路

SZ1131 实现了两种不同的 ISNS 阈值。过流阈值电压 (V_{ISNS_SKIP}) 在轻负载工作条件下启用，以提高效率。峰值电流限制阈值 (V_{ISNS_PEAK}) 保护是为了确保变压器的饱和度不会超过 I_{max} 值，同时也是为了实现过载保护 (OPP)。

R_{SNS} 的计算公式为

$$R_{SNS} = \frac{V_{ISNS}^{PEAK}}{I_{MAX}}$$

其中， $V_{ISNS_PEAK}^{MAX}$ 是峰值电流检测限值的典型最大值（最低为 V_{BULK_S} ），如数据手册中的定义，等于 285mV。

设计示例 - 典型 65W USB-PD 适配器的 R_{sense}

$$R_{SNS} = \frac{285mV}{3.08A} = 92m\Omega$$

高频噪音消减

为了减轻前沿电流检测噪声的影响，SZ1131 实现了电流检测比较器输出的数字消隐 i_{SNS_BLNK} （最小值 221ns）。主要目的是确保在轻负载工作模式下执行过流限制 (i_{SNS_SKIP})，并确保高频噪声不会导致初级 MOSFET 导通时间缩短，从而对效率和 BOOT_CL 充电（交流 FET 的导通能力）产生负面影响。

R_{SNS} 电阻器和 ISNS 引脚之间需要额外 RC 滤波器的一个示例如图所示。图 4。




图 5:高频噪声导致过流限值误触发

值得注意的是，当使用 R_{SNS} RC 滤波器时，由于增加了检测延迟，会导致过流和峰值电流限值升高。因此，峰值电流限值将增加，增加量等于

$$i_{PCL}^{\Delta} = (1+\alpha) \cdot \frac{BULK}{L_M} \cdot R \cdot C,$$

其中 α 由以下公式给出

VBULK_S (DC)	α
<0.95V	0.75
$\geq 0.95V, < 1.7V$	0.50
$\geq 1.7V, < OVLO$	0.375

表 2:VBULK_S 和相应的 α 值

为保持平坦的过载保护，建议将 RC 滤波器的值减至小于 240ns（ $R = 10\text{-}24R$ 和 $C = 10\text{nF}$ ）。

过流值的增加量等于

$$i_{SPL}^{\Delta} = \frac{BULK}{L_M} \cdot R \cdot C.$$

通过降低 SPL 门限，将轻载运行时的输出电压纹波降至最低

某些应用可能要求在低输出电压和轻负载运行时输出电压纹波小于 100mVpk-pk。对于这些应用，可以通过使用图 5 所示的电路降低 SPL 阈值来实现。




图 6: R_{SNS} 和 RC 滤波电路

SPL 电流减小量与 SPL 阈值的相对比值见公式

$$i_{SPL}^{Aratio} = \frac{1}{1 + \frac{R_{f2}}{R_{f1}}}$$

R_{f2} 的典型值范围为 16 至 20k Ω ，可确保在 5V 输出电压工作期间输出电压纹波在 70 至 80mV 之间。

配置电阻选择 (RCONFIG)

如图 6 所示, SZ1131 实现了一种创新的栅极驱动器, 由一个用于控制外部开关导通的可编程电流源和一个用于快速外部开关关断的低电阻开关组成。




图 7:具有电流驱动导通和低电阻开关关断功能的混合栅极驱动器

应尽量减小接通电流强度, 以降低初级开关导通期间初级和次级侧开关漏极到源极的压摆率。这样就有可能消除副边开关上的电压尖峰, 从而实现: a) 使用击穿电压较低的器件; b) 消除有损缓冲器; c) 改善第三象限传导 EMI 和第一象限辐射 EMI。

图 7 显示了 8mA 和 24mA 驱动下的主要初级和次级侧开关电流和电压波形。




图 8:在 265Vac 输入电压和 5V 输出电压工作条件下, 二次侧 MOSFET 电压和电流波形 (左侧 24mA 和右侧 8mA)。次级侧开关最大电压从 88V 降至 55V。

选择栅极驱动器导通电流强度的关键限制因素是对最小有效初级开关导通时间的影响，这对于确保有源钳位驱动器自举电容能够充分充电至关重要。下式可用于确定所需的最小栅极驱动器电流强度（毫安）

$$I_{GATE}^{SRC} > \frac{C_{rSS}^{@250V}}{100}$$

其中 C_{rSS} 是 $V_{DS} = 250V$ 时主 MOSFET 栅极到漏极的电容，单位为 pF。一旦确定了所需的最小驱动强度，就可以通过表 4 所示的配置上拉电阻和下拉电阻来选择适当的配置。

配置	RPULL-UP (R)F1	拉下 (R)F2	故障恢复行为	IGATE_SRC (mA)
1	560	91	门闩	8
2	560	110		16
3	390	100		24
4	220	122	打嗝	8
5	205	130		16
6	180	130		24
7	150	205	锁定 OTP 时打嗝	8
8	130	200		16
9	154	270		24

表格 3:转换器规格数据

需要注意的是，在 SZ1131 栅极引脚和初级开关栅极引脚之间增加一个外部电阻 R_{G_OFF} 或增加漏极-源极电容（某些类型的初级器件可能需要），可以减少初级开关的关断时间。

如果使用级联式 MOSFET 主开关（即 Transphorm GaN ），建议使用最低驱动强度。

设计示例 - 65W USB-PD 适配器的配置电阻

选用的 MOSFET 是英飞凌 IPP65R225C7。因此，最小 I_{GATE} 的计算公式为

$$I_{GATE}^{SRC} > \frac{2.5}{100} = 25mA$$

所需的栅极驱动强度为 24mA，假设需要打嗝故障特性，则所需的配置电阻为

$$R_{F1} = 180 k\Omega$$

$$R_{F2} = 130 k\Omega$$


有源钳位元件 (R_{CLAMP} 和 C_{CLAMP})

图 9:由有源钳位电容、电阻器和并联二极管组成的钳位电路。

有源钳位电容 C_{clamp} 的选择分为两步。首先，应根据变压器平均漏感值 $L_{leakage}$ ，利用下式对 C_{clamp} 进行初步估算。

$$C_{clamp} = \left(\frac{T_{RES}}{2\pi} \right)^2 \cdot \frac{1}{L_{leakage}}$$

其中， T_{RES} 是 C_{clamp} 和 $L_{leakage}$ 的谐振周期，应设为 $1\mu s$ 。如果 $L_{leakage}$ 未知，合理的估计值应为初级侧磁化电感的 2%。

其次，在最大输出电压下，检查全功率运行时的 T_{RES} ，并调整 C_{clamp} ，以确保实现 $0.9-1\mu s$ 的谐振周期。
图 10 从初级 MOSFET 关断后的漏极电压波形可确定该谐振周期。




图 10:典型的初级 MOSFET 漏极电压和主动钳位电流,主动钳位谐振周期突出显示

需要计算 C_{clamp} 的额定电压，以承受反射输出电压的直流分量和 $\Delta V_{C_{clamp}}$ 的交流分量：

$$V_{MIN_CC} = V_{OUT_MAX} \cdot \frac{N_{PRI}}{N_{SEC}} + \Delta V_{CC}$$

其中交流分量 ΔV_{CC} 由以下公式给出：

$$\begin{aligned} \Delta V_{CC} &\approx \frac{\pi}{4} \cdot I_{max} \cdot \sqrt{\frac{L_{LK}}{C_C}} \\ &= \frac{\pi}{4} \cdot 0.6 \cdot \frac{V_{ISNS_PEAK}}{R_{SENSE}} \cdot \sqrt{\frac{L_{LK}}{C_C}} \end{aligned}$$

值得注意的是， I_{max} 电流低于通过变压器的峰值电流，因为部分泄漏能量已转移到从 SW 到初级地的有效电容上。

设计示例 - 典型 65W USB-PD 适配器的钳位电容

初级磁化电感为 250uH，考虑到漏电感为 ~2%，谐振周期设定为 1us。

漏感 = 2% L_M = 5μH

钳位电容

$$C_{clamp} = \left(\frac{1 \cdot 10^{-6}}{2\pi} \right)^2 \cdot \frac{1}{5 \cdot 10^{-6}} = 5.1nF$$

交流分量 ΔV_{CC}

$$\Delta V_{CC} = \frac{0.6 \cdot \pi \cdot 285mV}{4 \cdot 90m\Omega} \cdot \sqrt{\frac{5\mu H}{5.1nF}} = 41.1V$$

电容的最低额定电压

$$V_{MIN_CC} = 20V \cdot \frac{36T}{5T} + 41.1V = 185V (250V)$$

交流场效应晶体的最佳导通点是有源钳位电流流过交流场效应晶体管体二极管时（ZVS），而最佳关断点是有源钳位电流接近于零时（ZCS）或交流场效应晶体管体二极管导通时（ZVS）。如果漏感和钳位电容值（例如 C0G）的变化可控制在额定值的 0.7-1.4 倍以内，则无需使用串联钳位电阻（在导通和关断期间均可实现 ZVS）。




图 11:115Vac/20V/3A 无钳位电阻。CH1 是初级 MOSFET 漏极电压，CH4 是有效钳位电流（从源极到漏极的正值）。

如果漏感不能得到很好的控制（0.7-1.4 倍以内），建议增加一个钳位电阻串联，通常为 10R（10R 1812 贴片电阻，20R 2512），以确保交流场效应晶体管关断是软开关（ZCS）。图 12 显示了无钳位

电阻时的有源钳位电流（ZVS 接通和关断）。图 13 显示了使用 20R 钳位电阻时的有源钳位电流（ZVS 接通和 ZCS 关断）。




图 12:115Vac/20V/3A 配 20R 钳位电阻。CH1 是初级 MOSFET 漏极电压，CH4 是有源钳位电流（从源极到漏极的正向）。

有源钳位栅极驱动自举 (BOOT_CL)




图 13:自举电容电路

BOOT_CL 和 SW 引脚之间连接的 C_{BST} 为内部交流场效应晶体管高压侧驱动器提供电压。为确保交流场效应晶体管处于激活状态， C_{BST} 的充电电压必须高于交流场效应晶体管驱动器的欠压锁定电压 $PORRISE_ADR$ （最大 3.74V）。这可以通过使用快速自举二极管和适当大小的自举电容来实现。此外，BOOT_CL 充电电流不得触发电流检测阈值，因此需要一个 4.7R 的自举二极管串联电阻。

设计示例 - 典型 65W USB-PD 适配器的 B_{OOT_CL} 推荐值

参数	取值
C_{BST}	22nF (50V, X7R)
R_{BST}	4.7Ω
D_{BST}	US1MFA

BULK_S 电阻

欠压/brown-out/brown-in 采用滤波电容器电压检测，电阻分压器与 V_{BULK_S} 相连。




图 14: 简单的散装电压传感电路

一个基本的电阻分压器，如图 14 所示，一个基本的电阻分压器可确保在通用的电压范围内工作，并留有余量。为了最大限度地降低空载功率，建议使用较大的 R_{B1} 电阻值（4x22MΩ）。计算 BULK_S 下拉电阻时应考虑所需的最大 brown-in 电压 ($V_{AC}^{brown-in}$)、BULK_S 下拉阈值 v_{UV_REC} (0.655V) 和所需的 R_{B1} 电阻值。建议 R_{B1} 和 R_{B2} 的容差均不超过 1%。

$$R_{B2} = \frac{R_{B1}}{\left(\frac{V_{BULK}^{brown-in}}{V_{UV_REC}} - 1\right)} = \frac{88M\Omega}{\frac{V_{AC}^{brown-in} \cdot \sqrt{2}}{0.655V} - 1}$$

一旦计算出 R_{B1} 和 R_{B2} ，就可以使用最小 BULK_S OVLO 阈值 $VOVLO_{TH}$ (2.09V) 和下式确定过压闭锁 OVLO 电压：

$$V_{AC}^{OVLO} = \frac{1}{\sqrt{2}} \cdot V_{OVLO_TH} \cdot \left(\frac{R_{B1}}{R_{B2}} + 1 \right) = \frac{2.09V}{\sqrt{2}} \cdot \left(\frac{88M\Omega}{R_{B2}} + 1 \right)$$

此外，最小过压锁定 OVLO 恢复电压可通过最小 BULK_S，过压恢复阈值 V_{OVLO_REC} (2.05V) 和下式确定：

$$V_{AC}^{OVLO_Rec} = \frac{1}{\sqrt{2}} \cdot V_{OVLO_REC} \cdot \left(\frac{R_{B1}}{R_{B2}} + 1 \right) = \frac{2.05V}{\sqrt{2}} \cdot \left(\frac{88M\Omega}{R_{B2}} + 1 \right)$$

设计示例 - 通用输入电压的典型 USB-PD 适配器的 BULK_S 检测电阻器

所需的最大 brown-in 电压设定为 87Vac，以确保输入交流线路变化和 BULK_S 电阻器分压比精度有足够的余量。在此应用中，我们希望将空载功耗降至最低；因此，BULK_S 上拉电阻选择为 4x22M (88MΩ)。最后，计算得出所需的下拉电阻等于

$$R_{B2} = \frac{88M\Omega}{\frac{87Vac \cdot \sqrt{2}}{0.655V} - 1} = 471k\Omega = 470k\Omega \text{ (standard value)}$$

利用 R_{B1} 和 R_{B2} 计算出最小交流 OVLO 和交流 OVLO 恢复电压

$$\text{最小交流 OVLO: } V_{AC}^{OVLO} = \frac{2.09V}{\sqrt{2}} \cdot \left(\frac{88M\Omega}{470k\Omega} + 1 \right) = 278Vac$$

$$\text{最小交流过压恢复电压: } V_{AC}^{OVLO_Rec} = \frac{2.05V}{\sqrt{2}} \cdot \left(\frac{88M\Omega}{470k\Omega} + 1 \right) = 273Vac$$

对于有源钳位反激式电路的输入来自前端 PFC 转换器的应用，应注意确保根据前端升压转换器提供的直流输入选择 brown-in 和 brown-out 电平。

VAUX_S 电阻




图 15: VAUX 电压检测电路

VAUX_S 是辅助电压衰减的检测引脚，主要用于支持准谐振（QR）工作模式，并确定何时开启有源钳位 FET。内部 QR 谷值比较器与 VAUX_S 相连，用于检测 QR 谷底。此外，QR 谷底比较器还用于在启动期间将工作模式从固定频率 DCM 切换为谷底 DCM，并提供输出短路保护。

为了检测辅助绕组上的反射电压，在 VAUX_S 引脚上放置了一个电阻分压器（RA1 和 RA2）。

$$V_{VAUX_S} = \frac{R_{A2}}{R_{A1} + R_{A2}} \cdot V_{AUX}$$

最佳分压比取决于交直流转换器的最大输出电压水平以及变压器匝数比。RA1 和 RA2 电阻值的选择应确保在任何工作条件下，VAUX_S 引脚电压都不会超过绝对最大额定电压（±8V）。

$$V_{AUX_S}^{MAX} = \left(V_{BULK_MAX} \cdot \frac{N_{AUX}}{N_{PRI}} \right) \cdot \frac{R_{A2}}{R_{A1} + R_{A2}}$$

在选择较低的电阻 RA2 值时，应考虑到 VAUX_S 和 VBULK_S 之间潜在的引脚对引脚短路情况。对于这种故障情况，在所有输入电压工作条件下，最好将 VBULK_S 下拉至低于 SZ1131 BULK UVLO，即 VUV_TH (258mV)，从而使 SZ1131 保持在非开关状态。确保安全操作所需的典型 RA2 值是 BULK_S 下拉电阻器 RB2 值的 1/20。计算 RA1 时，建议将 VBULK_MAX 增加 10% 的安全裕量。

需要注意的是，如果谷底切换较晚，可能需要添加一个 0.5-1.5pF 的前馈电容 CA1，以确保准确的谷底检测。此外，如果初级开关漏极电压较早（在谷底之前）或寄生耦合导致 VAUX_S 电压峰值，则可能需要添加一个 15-68pF 的 VAUX_S 至 PRGND 电容 CA2。最终电路参数的设置应满足通过检测 VAUX_S，确保谷底切换准确，且 VAUX_S 电压在引脚绝对最大额定值范围内。

设计示例 - 典型 65W USB-PD 适配器的 VAUX_S 电阻

RA2 值应小于 $470\text{k}\Omega / 20 = 23.5\text{k}\Omega$ ，因此选择 20k。

RA1 值的计算公式为

$$V_{AUX_S}^{MAX} = \left(V_{BULK_MAX} \cdot \frac{N_{AUX}}{N_{PRI}} \right) \cdot \frac{R_{A2}}{R_{A1} + R_{A2}}$$

$$8 = \left(265\text{V}_{\text{rms}} \cdot \sqrt{2} \cdot 1.1 \cdot \frac{11\text{T}}{36\text{T}} \right) \cdot \frac{20\text{k}}{R_{A1} + 20\text{k}}$$

RA1 = 295k → 300k (E24 值)

$$C_{A1} = 0\text{pF}$$

$$C_{A2} = 40\text{pF}$$

OTP NTC 和电阻




图 16:过温感应电路

第二个温度监控器由外部 NTC（负温度系数）电阻提供。从 TEMP 引脚连接到地的 R_{T2} 可用来为电源提供过温保护，防止电路板上出现热点。启动时，TEMP 端电压必须高于 $V_{NTCR} = 1V$ ，电路才能开始工作。如果启动后 TEMP 处的电压低于 $V_{NTCTH} = 0.61V$ ，电路将关闭，一旦电压高于 $1V$ ，电路将从关闭状态恢复。

一旦确定 OTP 设置点和 R_{T2} ，就可以使用最小 TEMP_S 阈值 V_{NTC_TH} ($0.61V$) 和下式确定上拉电阻 R_{T1} ：

设计示例 - 典型 65W USB-PD 适配器的 NTC 选择

参考设计选用 NCP15WL104E03RC ($25^{\circ}C$ 时为 $100k$ 的电阻) 作为 NTC 电阻。对于 $115^{\circ}C$ 的理想外部 OTP 设置点， R_{T1} 上拉电阻的计算公式为

$$V_{NTC_TH} = 5 \cdot \frac{R_{T2}^{120^{\circ}C}}{R_{T1} + R_{T2}^{120^{\circ}C}}$$

$$V_{NTC_TH} = 5 \cdot \frac{R_{T2}^{115^{\circ}C}}{R_{T1} + R_{T2}^{115^{\circ}C}}$$

$$0.61V = 5V \cdot \frac{3.38k}{R_{T1} + 3.38k}$$

$$R_{T1} = 24.3k$$

OOVP_S 电阻

如图所示，OOVP_S 引脚通过一个电阻分压器电路来检测通过辅助绕组的反射输出电压。图 17 在每个开关周期内，如果 OOVP_S 引脚上的反射输出电压超过 V_{OOVP_TH} (1.4V)，就会触发输出过压保护。




图 17:用于输出 OVP 检测的电阻分压

下式计算最早一次 OOVP 事件的 OOVP_S 引脚电压

$$V_{OOVP_S}^{min} = \frac{R_{C2}}{R_{C1} + R_{C2}} \cdot \frac{N_{AUX}}{N_{SEC}} \cdot \alpha \cdot V_{out}^{max} = V_{OOVP_TH}^{min}$$

其中， α 是最早检测到 OOVP 的标称最大输出电压的乘法系数（即 1.1，相当于最早 OOVP 的 110% V_{out} 限值）， $V_{OOVP_TH}^{min}$ 是最小 OOVP_S 阈值。此外，还建议在 OOVP_S 和地之间接一个 15pF 的滤波电容，以减弱耦合到 OOVP_S 引脚的开关噪声。

设计示例 - 典型 65W USB-PD 适配器的 OOVP_S 电阻

R_{C2} 选为 20k。将输出 OOVP 阈值设为 23V，现在可以使用公式计算 R_{C1}

$$V_{OOVP_S}^{min} = \frac{R_{C2}}{R_{C1} + R_{C2}} \cdot \frac{N_{AUX}}{N_{SEC}} \cdot \alpha \cdot V_{out}^{max} = V_{OOVP_TH}^{min}$$

$$2.28V = \frac{20k}{R_{C1} + 20k} \cdot \frac{11T}{5T} \cdot 1.1 \cdot 20V$$

$$R_{C1} = 405k\Omega$$

PCB 布局注意事项

主环路区域

由输入滤波电容器、初级开关和初级绕组组成的回路应尽可能小。建议这三个元件靠近，以尽量减少它们之间的线路长度。

有源钳位环路区域

由 SZ1131 引脚 1 (CLAMP)、钳位电阻器和电容、初级绕组以及 SZ1131 引脚 3 (SW) 组成的回路应尽可能小。较好的做法是将该回路区域移至上一节所述的初级回路区域之外，以防止钳位回路占用初级回路区域的空间。

次级环路区域

由次级绕组、输出电容和同步整流器组成的次级回路也应尽量减少。这些元件最好彼此靠近，以尽量减少线路长度。

优化接地

在原边反激下放置一个稳定的接地平面非常有用，因为它可以减少传导和辐射 EMI。电源的电源电路和小信号电路最好使用专用接地连接。不要将接地平面延伸至输入滤波器所在区域，因为这样会绕过 EMI 滤波器。

旁路电容

SZ1131 旁路电容应直接跨引脚放置，以提供最大的去耦效果。

EMI 滤波器

理想情况下，EMI 滤波器部分应尽可能远离电源中产生噪声的元件，以提供有效的滤波。对于高功率密度设计来说，这可能是一个挑战。事实证明，作为一种替代方案，使用滤波电容作为滤波器部分和电源其他部分之间的屏障，可以达到同样的效果。

Y 电容连接

Y 电容器应位于两个电气安静的节点之间。最常见的连接是初级和次级电源接地、输出电压节点和/或滤波电压节点之间的连接。




图 18: 优化 PCB 布局的 SZ1131。

EMI 设计要点

开关电源的电磁兼容性在很大程度上取决于半导体器件的开关动作，而这种开关动作源自自主开关的开关动作。在低频段（<400kHz），与基本开关频率及其谐波有关的差模噪声占主导地位。在较高频段，共模噪声占主导地位，主要来自快速半导体器件开关（电压和电流）、电路寄生（电容和电感耦合）以及电源变压器的磁场。有多种具有不同阻抗特性的 EMI 滤波器和安全额定滤波电容可用于减少 EMI，并常用于不同的电源中。虽然大多数电源都离不开滤波器、X 电容和 Y 电容，但它们会带来更高的耗散功率，为了满足安全法规而使设计变得复杂，以及整体解决方案的尺寸和成本增加等后果。

以下建议可从源头上大幅减少 EMI，从而最大限度地减少用于减少 EMI 的元件。

1. 在 PCB 布局阶段，在元件放置/选择时要格外注意，尽量减少寄生耦合，并要考虑到后期的校准。请参考上一节中的 PCB 布局指南。
2. 在同步整流器和辅助二极管上放置缓冲器可减少高频段的传导 EMI 和辐射 EMI。
3. 标准恢复二极管通常具有软反向恢复特性，是减少高频范围传导 EMI 和辐射 EMI 的理想选择。
4. 初级开关漏极节点的压摆率对高频电磁干扰有很大影响。与开关栅极串联的电阻可以达到降低压摆率的目的。在选择电阻时应注意，因为压摆率过低可能会增加开关损耗。
5. 在主开关上放置一个小电容可以减少高频 EMI。请限制该电容值的大小，因为它会导致主开关的耗散增加。
6. 变压器是共模 EMI 的主要来源。通过将铁芯与地电气连接，并使用屏蔽绕组和消除绕组，可以大大降低共模 EMI。请就近联系 Silanna 销售办事处，以获得优化屏蔽绕组配置的帮助。




图 19:使用 SZ1131 的 100W 适配器的典型前端滤波器。




图 20:使用 SZ1131 的 100W USB-PD 适配器的 EMI（基于 PCB 和滤波器设计建议）。

反馈回路设计要点




图 21:使用 TL431 和 3 类补偿器的典型反馈电路

选择分压器电阻 (R_{div_top} 和 R_{div_bottom})

顶部和底部分压电阻与 TL431 并联共同设定了静态输出电压的调节点。电阻值根据以下公式选择：

$$V_{out} = V_{ref} \frac{R_{div_top} + R_{div_bot}}{R_{div_bot}}$$

V_{out} = 输出电压

V_{ref} = TL431 基准电压 (2.495 V)

R_{div_top} = 顶部分压电阻

R_{div_bot} = 底部分压电阻，通常设置为 10 千欧

光耦合器

对于旅行充电器和大多数电源来说，空载功耗通常要求非常低。因此，OPTO_LED 驱动电流通常会降低到几百微安。这样，光耦合器的 CTR 就会有很大变化，从而影响实际的交叉频率。建议在设计反馈电路时注意最小 CTR 值。

偏置 TL431

TL431 需要最低电流和最低电压才能保持最佳工作状态。这些参数设定了设计中可使用的最大 RLED 值。该值可通过以下公式确定：

$$R_{LED_max} \leq \frac{V_{out} - V_f - V_{TL431_min}}{V_{5out} - V_{CEsat} + I_{bias} CTR_{min} R_{pullup}} \cdot R_{pullup} CTR_{min}$$

V_{out} = 输出电压

V_f = LED 正向压降

V_{TL431_min} = TL431 阳极到阴极的最小电压

V_5 输出 = SZ1131 的第 13 针

V_{CEsat} = 光耦合器饱和电压

I_{BIAS} = TL431 偏置电流

CTR_{min} = 光耦合器的最小电流传输比

R_{pullup} = 集电极上拉电阻

确定功率级的传递函数

以 DCM 运行的反激式转换器的传递函数如下所示：

$$P(s) = G_0 \cdot \frac{1 + \frac{s}{\omega_{ESR}}}{1 + \frac{s}{\omega_p}}$$

其中， G_0 是 DCM 反激式的直流增益，计算公式为：

$$G_0 = \frac{V_o}{D} \times \frac{N_s}{N_p}$$

V_o = 输出电压

D = 转换器占空比

N_s = 次级匝数

N_p = 初级匝数

ω_P 是输出负载电阻和输出电容形成的极点

$$f_P = \frac{2}{2\pi \times R_o \times C_o}$$

和 ω_{ESR} 是输出电容器 ESR 产生的零点

$$f_{ESR} = \frac{1}{2\pi \times ESR \times C_o}$$

选择分频频率

选择分频频率的常用准则是将其置于开关频率的十分之一以下。在大多数情况下，这足以提供出色的瞬态响应和抗噪能力。建议使用增益相位分析仪和本应用说明中的公式来微调整个系统的反馈响应。

光耦合器极点的位置

由于 OPTO_BJT 集电极和基极的寄生电容，光耦合器有一个内部极点。通过在 SZ1131 的 FB 引脚上连接一个电容，可以移动光耦合器极点的位置。

新的极点位置是：

$$f_p = \frac{1}{2\pi R_{pullup}(C_{fb} + C_{opto})}$$

R_{pullup} = 集电极上拉电阻

C_{fb} = 集电极上连接的电容

C_{OPTO} = 集电极-发射极电容

R_{LED} 和 *R_{bias}*

光耦合器 LED 串联电阻的选择取决于 TL431 的偏置电流要求以及在光耦合器集电极上产生误差电压的交流电流。R_{LED} 与 R_{pullup} 共同设定了传递函数的中带增益。

中频段静态增益的计算公式为：

$$G_m = -\frac{R_{pullup} CTR}{R_{LED} + R_{bias}} \frac{R_{bias}}{R_{bias} + R_d}$$

图 <x> 所示为 3 型补偿器网络。3 型结构中极点和零点的位置计算如下：

$$\omega_{Z1} = \frac{1}{R_{div_top} C_2}$$

$$\omega_{Z2} = \frac{1}{(R_{LED} + R_1) C_1}$$

$$\omega_{P1} = \frac{1}{R_{pullup} C_{FB}}$$

$$\omega_{P2} = \frac{1}{R_1 C_1}$$

图 23 所示是一个基于 TL431 的反馈电路，其中包含典型的元件值。图中还显示了 20 欧姆的 R_{signal}，这是增益相位测量时误差信号的接入点。




图 22 基于 TL431 的反馈电路（含典型元件值）

版本历史

日期	修订	说明	作者
10/3/2023	1.0	首次发布	市场应用部